パッケージ

半導体チップは、ウェーハ上に回路が完成した時点ではまだ製品ではない。シリコンの小片は薄く、割れやすく、外部配線にも直接つなぎにくい。パッケージ工程では、チップを切り出し、電気的に接続し、機械的・熱的に保護して、基板へ実装できる部品にする。

パッケージは単なる入れ物ではない。電源ノイズ、信号品質、放熱、実装面積、信頼性、コストを決める重要な設計要素である。

ウェーハテスト

前工程が終わったウェーハは、まずプローバで電気的に検査される。細いプローブ針を各チップのパッドに当て、基本的な動作、リーク、メモリ不良、速度特性などを測る。この検査をウェーハソートや E-test と呼ぶ。

検査結果はウェーハマップとして記録される。

不良チップをパッケージしてしまうと、後工程の材料費と時間が無駄になる。先にウェーハ上で判定することで、全体コストを下げる。

ウェーハ上には同じチップが格子状に並んでいる。チップとチップの間にはスクライブラインがあり、ここを切って個片化する。方法にはブレードダイシング、レーザーダイシング、ステルスダイシングなどがある。

ダイシングでは、切断くず、欠け、クラック、静電気が問題になる。切り出したダイは非常に薄いため、搬送やピックアップでも割れや反りに注意が必要である。

切り出したダイは、リードフレームや有機基板、セラミック基板などに固定される。これをダイアタッチという。接着剤、はんだ、銀焼結材などが使われ、目的によって重視する特性が変わる。

ダイの裏面から熱を逃がす構造では、ダイアタッチ層の熱抵抗が性能に直結する。

伝統的な接続方法はワイヤボンディングである。チップ上のパッドとパッケージ側の端子を、金、銅、アルミなどの細いワイヤで接続する。

ワイヤボンディングは成熟しており安価だが、ワイヤが長いとインダクタンスが増え、高速信号や大電流では不利になる。また、チップ周辺にパッドを並べる必要があるため、端子数が増えると面積効率が悪くなる。

それでも、センサ、アナログ IC、マイコン、電源 IC など多くの製品では現在も有力な方式である。

フリップチップでは、チップ表面にバンプを作り、チップを裏返して基板へ直接接続する。ワイヤを使わないため、接続が短く、端子をチップ全面に配置できる。

代表的な流れは次の通りである。

アンダーフィルは、熱膨張差による応力を分散し、接合部の疲労を防ぐ。高性能 CPU、GPU、SoC では、電源供給と高速信号の面でフリップチップが有利になる。

パッケージ形状は用途によって大きく違う。

パッケージを小さくすると寄生成分は減りやすいが、放熱や実装検査が難しくなる。端子数が多いチップでは、周辺リードではなく BGA のような面配置が必要になる。

微細化だけで性能を上げるのが難しくなると、複数のチップを近くに置いて接続する先端パッケージが重要になる。ロジック、SRAM、HBM、アナログ、I/O を別々のダイに分け、パッケージ内で組み合わせる考え方である。

代表的な技術には次のものがある。

先端パッケージでは、半導体前工程に近い配線寸法と、実装基板に近い機械・熱設計が同時に必要になる。チップレットのように複数ダイを 1 つの製品としてまとめる構成では、もはや「前工程が主役で後工程は箱詰め」という関係ではない。

接続が終わったチップは、樹脂で封止されることが多い。封止樹脂は、湿気、ほこり、機械的衝撃からチップとワイヤを守る。高放熱品では、ヒートスプレッダや金属蓋を組み合わせる。

樹脂、シリコン、金属、基板は熱膨張率が違うため、温度変化で応力が発生する。パッケージ割れ、ワイヤ断線、はんだ疲労、層間剥離は、材料の組み合わせと形状に強く依存する。

パッケージ後には最終検査が行われる。

同じシリコンダイでも、パッケージが違えば許容電力、熱抵抗、最高動作周波数、実装面積が変わる。半導体製造はウェーハ上で終わらず、最終製品の使われ方まで含めて設計される。