ロジックICで組む

　比較演算の結果は真偽値型です。結果は1bitなので16bitに広げます。（true→0xffff、false→0x0000）

一致/不一致

　74181には A=B 出力があります。これと制御信号を XOR すると eq A B / neq A B になります。

大小比較

　比較には74181の減算を使います。まず、4bitの符号なし整数の減算 を考えます。ビット反転して1を足すと負の数になる () ことを利用して計算します。

　減算器は実際には加算 を計算します。キャリー出力は結果が10000以上であることを表しています。つまり、減算器のキャリーフラグが立っているとき、

　符号つき整数の場合、符号ビットを反転してから同じことをやれば比較ができます。「符号ビットを反転し符号なし整数として解釈する」という操作は、大小関係を保存するからです。

1bitのマルチプレクサは4個のNANDで構成できます。

ALUは36入力16出力の組み合わせ回路。2^36パターンを全検査する。

1. 入力レジスタにセット
2. パルスを送信
3. ALUの計算を待つ
4. 規定の遅延時間後の出力がラッチされる
5. 出力を読み取る
6. 一致するか確認

SRAM

レジスタ

カウンタ

メモリ空間は16入力16出力で状態空間が 2^16^(2^16) 。状態が独立で相互作用がないと考えれば、各bitごとに読み書きをチェックすればいい。また、各チップごとにランダムにエントリを選択して読み書きする。

`define CALC  4'b0000
`define CALCI 4'b0001
`define LOAD  4'b0011
`define STORE 4'b0111
`define CALIF 4'b1111

module ID(
    input  wire [31: 0] OP,
    output wire [ 3: 0] RS1,
    output wire [ 3: 0] RS2,
    output wire [ 3: 0] RD,
    output wire [31:16] IMM,
    output wire [ 1: 0] DIN_SEL,
    output wire [ 1: 0] ADDR_SEL,
    output wire [ 3: 0] ALU_CTRL,
    output wire         PFC_CTRL,
);

wire [3:0] OPC;

assign RS1 = OP[ 3: 0];
assign RS2 = OP[ 7: 4];
assign RD  = OP[11: 8];
assign OPC = OP[15:12];
assign IMM = OP[31:16];

assign ALU_CTRL = OPC==`CALC  ? OP[19:16]
                : OPC==`CALCI ? OP[ 7: 4]
                : `ALU_ADD;

assign ADDR_SEL = STAGE==0 ? `ADDR_RS1
                : STAGE==1 ? `ADDR_RS2
                : STAGE==2 ? `ADDR_RD;

assign DIN_SEL = OPC==`CALC|`CALCI ? `DIN_ALU
               : OPC==`LOAD|`STORE ? `DIN_RS2
               : OPC==`CALLIF     ? `DIN_RA;

assign S2_SEL = OPC==`CALC ? `S2_RS2
                           : `S2_IMM;

endmodule